



アルバック IRセミナー 2025

半導体電子分野のさらなる成長を目指して

2025年10月3日

将来見通し等に関する記述についての注意事項

■ 将来見通しについて

本資料に記載の業績見通しならびに将来予測は、現在入手可能な情報に基づき作成されたものです。世界経済情勢、半導体・電子部品・FPD・原材料などの市況、設備投資の動向、急速な技術革新への対応、為替レートの変動など様々な要因により、実際の業績・成果等はこれらの見通し・将来予測と大きく異なる可能性があることをご承知おきください。

■ 本資料について

本IRセミナー資料および説明は、技術的な目的で作成されたものではなく、投資家の皆様にご理解いただきやすいよう、単純化している部分がありますことご承知おきください。

成長戦略

半導体電子中心の事業ポートフォリオの選択と集中

- 半導体電子への注力加速
- 事業間シナジーを活用した新たな半導体電子関連ビジネスの創出
- M & A等を活用したビジネス拡大

約**1,100**億円UP



31/6期までの
連結売上高増加額

本日のアジェンダ

1

半導体プロセス拡大に向けた取り組み

16:05 – 16:20

上席執行役員 半導体装置BU長 近藤 智保

2

先端パッケージングの新たな取り組み

16:20 – 16:35

上席執行役員 岩井 治憲
半導体電子事業本部 営業2部 久保 純也

3

表面分析装置の強みと今後の展開

16:35 – 16:50

執行役員 アルバック・ファイ（株）代表取締役社長 高橋 明久
製品戦略部長 宮山 卓也

4

質疑応答

16:50 – 17:10

半導体プロセス拡大に向けた取り組み


上席執行役員 半導体装置BU長 近藤 智保



ULVAC

先端Logic Foundry Technology Roadmap


- 新中長期経営計画 31年6月期までの6年間に半導体デバイスの構造は大きな変化を遂げる
- パターニング工程の増加、新材料の採用等、当社の得意とするPVD成膜工程の参入機会は拡大



出所: Imec Roadmapをもとに作成

新中長期経営計画で × 2倍以上の成長

技術課題



顧客技術ニーズに応える技術開発により> 300台の装置受注

装置出荷台数の拡大イメージ


Top Makerに
評価機を導入

13年6月期

19年6月期 20年6月期 21年6月期 22年6月期 23年6月期 24年6月期 25年6月期 26年6月期 27年6月期 28年6月期 29年6月期 30年6月期 31年6月期

先端Logic量産採用

顧客ニーズに応える技術



高密度・低Particle・応力制御 MHM開発

工程・顧客数の拡大イメージ

Top顧客での量産POR獲得により波及

他工程への技術応用、工程拡大

他工程波及

成熟Logic

先端Logic

先端Logic

成熟Logic

他工程波及

» 先端半導体デバイス開発の強化：テクノロジセンター平澤(韓国)の開所に加え、ベルギー Imecのプログラムに参加開始、より先を見据えた開発体制を構築



技術トレンド

微細化進展

新材料の導入

当社強み

ストレス制御

低パーティクル成膜

低温成膜技術

中長期目標

ハードマスクPVD+
金属配線工程奪取で
シェア確立

- 5ナノ、3ナノのデファクトスタンダードであるメタル・ハードマスク技術を軸に、ハードマスク用途と応用技術プロセスにてシェア確立
- PVDが最も多く使われている金属配線工程の参入・拡大を目指す

■ 成長ロードマップ°

新材料・低抵抗成膜技術の展開

低抵抗新材料

☆ 実績あり

先端ロジック 金属配線工程獲得

Cu配線


AI・W工程

ストレス制御・低パーティクル成膜を強みとしたハードマスク技術展開

★BEOL配線形成用ハード・マスク


★GAA形成用ハードマスク

裏面配線形成用ハード・マスク




顧客技術ロードマップ	2024	2025	2026	2027	2028	2029	2030	2031
Logic	2nm		A14		A10			A7

» Ru DME工程における Hardmask 用途例




CVD

Trimming時の型崩れ
パターン転写時に不利



PVD

密度、Si純度、低成膜温度、低放出ガス
➡型崩れ耐性、パターン転写に優位





マイクロブリッジや欠損に対して有効



Amorphous Si PVDとCVDの比較		
	CVD	PVD
成膜温度	High	Low
純度	Low	High
不純物(水素)	High	None
硬度	Low	Mid
膜厚	thick	mid
パターニング精度	Bad	Moderate
温度耐性	Moderate	High
形状維持	Low	Moderate
成膜パーティクル	Will be Evaluated	

» Logic分野における配線層の微細化、多層化による機会増加



技術トレンド

微細化進展

3D構造の加速

新材料の導入

当社強み

低パーティクル成膜

ストレス制御

高密度成膜

中長期目標

メモリ工程のシェア
最大化

- 韓国トップメーカーとの共同開発加速による工程数拡大（テクノロジーセンター活用）
- 新材料及び新構造に対応したソリューションの提供による工程拡大

成長ロードマップ

CVD・ALDインテグレーション

先端メモリメーカーと開発中

新材料・低抵抗成膜技術の展開、中工程配線の展開

Cu Bonding

新材料

☆ 実績あり

金属膜工程・HM工程等の最先端メモリ工程の展開、顧客拡大

★ Cu・Al・W・TiN配線工程

★ HBM用配線工程





裏面成膜（接合、Stress制御）

顧客技術ロードマップ	2024	2025	2026	2027	2028	2029	2030	2031
DRAM	13nm	<12nm		<11nm		<10nm		
NAND	288L		3XX		4XX		4YY	



メタル配線工程向けスパッタリング技術 ～Memory～



Memory分野における配線層の微細化、多層化、HBM総数増加/CBA等新構造採用に伴い機会増加



- » ベルギーに拠点を置く先端半導体開発機関ImecのProgramへの参加を決定
- » 同機関の知見、開発インフラを活用し、次世代以降の最先端半導体デバイス開発を加速させる




» 実績のあるハードマスク技術や金属成膜技術を基盤に、重要顧客のPOR*数を増加し、新工程の獲得によるシェア拡大を図り、31/6期：受注1,000億円以上を目指す



* Process of Record：量産に使われる認定プロセス


先端パッケージングの新たな取り組み

上席執行役員 岩井 治憲
半導体電子事業本部 営業2部 久保 純也



ULVAC

▶ パッケージングビジネスの活発化、パワーデバイス投資の回復等で1,000億円以上のビジネス規模へと拡大、更なる成長を目指す




具体的な成長戦略

- ① SiC向けスパッタ・イオン注入に加え、GaN量産対応による適応拡大
- ② 先端パッケージングの投資拡大・新工程獲得
- ③ 通信機器の小型化に貢献するTFLN（薄膜リチウムニオブ酸）エッチング量産対応による光電融合ビジネス展開
- ④ CS事業拡大と深化


顧客数


約 2.3倍



商談件数

約 2.0倍





1.先端パッケージングについて

2.先端パッケージに使われる表面処理技術


スピード

冷却能力

丈夫さ

量産性

パッケージングの役割(配線を微細に短く高密度に接続)




2次元3次元配置と配線接続技術の進化


従来方式

先端パッケージング 2.X D 3D


ワイヤー接続




はんだバンプ接続



ハイブリッドボンディング





インターポーザ用デスカム処理

Packaging基板用デスミア処理

ガラス加工用エッチング(光導波路形成)

TGV ガラス基板穴加工エッチング

TSVエッチング(シリコン基板貫通加工)

プラズマ表面活性化(ハイブリッドボンディング)


電極形成スパッタリング

Packaging基板用シードスパッタリング

微細微細パターニング用エッチング


プラズマダイシング

表面クリーニング 親水化処理



1.先端パッケージングについて

2.先端パッケージに使われる表面処理技術




積層実装に求められるポイント

表面が平らであること


クリーンでよく密着できること

材料を劣化させないこと

熱と電気を効率よく伝えること



Vs.



半導体をつなぐ3つの方法 – より小さく、密に、薄く –

バンブ°

(用途例) 基板接続・大電流用途

マイクロバンブ°

(用途例) HBM 積層メモリ

ハイブリッドボンディング

(用途例) 次世代HBM・先端3D-IC

配線
密度

1

接続
厚み

1

通信
速度

遅



1000倍

$\frac{1}{100}$


高速

HBMでの接続方法の進化

① マイクロバンプ接続




接続厚み $\approx$ 数十 μ




② ハイブリッドボンディング




接続厚み $\approx$ 数 μ 以下




bumps 接続を安定させる表面処理



今後チップ・基板のギャップが狭くなる/大型化が進むと



当社プロセス：真空 + ラジカル



ラジカル : 高い反応性
衝突ですぐに消滅


真空 : 無駄な衝突を防ぐ
ラジカルの効果を持続



当社プロセス装置


親水化処理とは

処理前



水をはじいている状態を


処理後



水がなじむ状態にすること

ハイブリッドボンディングの応用と課題

① マイクロバンプ接続




メリット

- 配線密度を増やすことができる
- バンプ分の厚み分薄くなる

高性能半導体への応用に期待

② ハイブリッドボンディング



課題


- 高精度な表面処理と位置合わせが必要
- 量産化に向けたプロセス最適化が課題

量産に向けたプロセス最適化に期待

パッケージング用途に向けた設備最適化や量産実証が必要

ハイブリッドボンディングの種類


W to W (Wafer to Wafer)



高速に多くのチップを貼り付け可能
成熟しており、今も進化している


D 2 W (Die to Wafer)

当社注力



良品チップ選別・異種チップ組み合わせ可能
量産化開発が進んでいる

D2W接合



強み

- 優しいプラズマでチップの特性を変えず、基板表面の反応性を向上
- 個片化されたチップに均一に処理することのできる専用装置

バンプ接続における役割

より狭い領域

親水性

ダイシングフレーム対応

ラジカル処理

ハイブリッドボンディングにおける役割

D2W

活性化

ダイシングフレーム対応

プラズマコントロール

当社の役割

表面状態を整える
最適なプロセス提供



安定した装置供給

表面分析装置の強みと今後の展開

執行役員 アルバック・ファイ（株）代表取締役社長 高橋 明久
製品戦略部長 宮山 卓也

CLICK HERE



PHI Gr.

- **AES** オージェ電子分光法, **XPS** X線光電子分光法, **SIMS** 二次イオン質量分析法 (TOF-SIMS, Q-pole-SIMS) の3手法の表面分析技術(Hardware, Software)を有している 世界唯一の企業
- 表面分析機器のTOP企業で、国立研究開発法人, 世界TOP企業へ納入実績 (納入2000台～、稼働1300台～)
- ULVAC-PHIは研究開発用の表面分析機器で培ったXPSの技術を活用し、2027年6月期に半導体量産ライン向けXPS検査装置の製品化に挑戦、分析機器と検査装置で世界TOP企業を目指す

Auger electron spectroscopy
(AES)



PHI 710

X-ray photoelectron spectroscopy
(XPS)



PHI GENESIS

Secondary ion mass spectrometry
(TOF-SIMS)



PHI nanoTOF 3+

Secondary ion mass spectrometry
(Q-pole-SIMS)



PHI ADEPT1010

沿革

1969年5月

ミネソタ大学のR. E. Weber博士によりPHYSICAL ELECTRONICS (PHI) が創業

- ・世界初の商用AES表面分析機器を開発
- ・その後、XPS、SIMSがラインアップとして加わり、表面分析サプライヤーとしての地位を確立

1971年4月

日本真空技術株式会社（現 株式会社アルバック）が、PHIとの総代理店契約を締結

1982年11月

PHIと日本真空技術株式会社は、合併会社アルバック・ファイ株式会社（ULVAC-PHI）を設立

2003年2月

PHIより、表面分析装置事業部門を買収、表面分析機器の製造およびグローバル販売を開始

2023年11月

中国に新会社 ULVAC PHI Instrumentsを設立

現在

ULVAC-PHI（日本）、PHYSICAL ELECTRONICS（米国）、ULVAC PHI Instruments（中国）の3社でグローバル展開



創業者
Dr. R. E. Weber
University of Minnesota

存在価値

「目に見えないものをデータ・情報に変える」ことで重要な意思決定を支えるデータ・情報を提供


強み

① 高精度で幅広い表面分析手法を有する技術

		アルバック・ファイ	A社	B社	C社	D社	E社
分析手法	XPS (X線光電子分光法)	●	●	●	●		
	AES (オージェ電子分光法)	●			●		
	SIMS (二次イオン質量分析法)	●				●	
	TOF-SIMS (最表面分析)	●					
	D-SIMS (深さ方向分析)	●					●

24.6期 4Q決算開示資料より抜粋

② 分析機器のトータルコーディネート
Hardware：検出限界に挑戦
Software：信号をデータ・情報に変換
System：一貫したバリューチェーン



Core技術：表面分析技術とは

- ≫ 表面数nmの領域で**元素組成、化学状態、分子構造**の分析が可能
- ≫ 二次元分布観察(イメージング)、深さ方向分析を組み合わせ、材料の評価が可能な技術

オージェ電子分光分析装置
AES (Auger electron spectroscopy)

X線光電子分光分析装置
XPS (X-ray photoelectron spectroscopy)

二次イオン質量分析装置
SIMS (Secondary ion mass spectrometry)

● 励起源

電子線 (e⁻)

X線 (Al Kα線など)

一次イオン線 (Cs, O₂, Bi等)

● 検出信号

Auger電子

光電子


二次イオン

● 測定内容

例) 微細配線上の
汚染評価など

例) 薄膜組成
膜厚の評価など


例) 低濃度の
元素分析など





XPS（X線光電子分光法）

X線を物質に当てることで、そのエネルギーを受けた物質中の電子が飛び出す現象（光電効果）を利用した分析方法








XPSが表面に敏感な手法である理由

- 電子は物質内でエネルギーを失って減衰
- 物質内で移動できる距離はせいぜい数nm

XPSに必要な技術

- X線源
- 光電子アナライザー
- 超高真空（アルバックのコア技術）

表面分析のベネフィット：薄膜の膜厚計測



SiO₂膜厚

厚い
(10 nm 程度)

薄い
(1 nm 以下)

Si基板からの信号強度

弱い

強い

10nm以下の薄膜に対して厚さ評価が可能

表面分析技術：半導体評価に必須の技術



トランジスタ (FEOL)



XPS

組成の非破壊でゲート酸化膜の膜厚評価

✓ 数nmの膜厚評価




SIMS

SIMS

ソース/ドレイン形成のためのイオン注入評価

✓ ppbレベルのDopant評価

非常に微量のドーパント（不純物元素）を評価・測定



配線 (BEOL)





AES

AES

Trench部分の汚染/異物評価

✓ 電子顕微鏡観察と同様に微小部分分析
極表層の汚染/異物評価





半導体

ガラス

燃料電池

鉱物

高分子


触媒

ペロブスカイト


バイオ

製薬

太陽電池




リチウムイオン電池



燃料電池



金属




ディスプレイ

Lab to Fabへの挑戦

» 既存Lab型での経験と実績（シェアNo.1）を活かし、半導体電子との事業間シナジー等により、製造プロセス高度化による分析の重要度が高まるFab型へ“XPS”を本格投入し、検査装置市場におけるグローバルポジションの確立を目指す

市場環境

半導体製造工程は10年間で倍増し、中でも検査工程は4倍に



～25/6期

研究開発向けXPS分析機器トップシェア

- 研究開発向けXPS分析機器の拡大
- 半導体量産ライン向けXPS検査装置のプロトタイプ開発



研究開発向けXPS分析機器

技術・要求トレンド

微細化進展に伴う工程数UP

歩留まり改善ニーズの高まり

品質管理の重要度向上

～27/6期

半導体量産ライン向けXPS検査装置の市場投入

- 研究開発向けXPS分析機器の高品質化
- 半導体量産ライン向けXPS検査装置の製品リリース



半導体生産ライン向けXPS検査装置イメージ

当社強み

表面分析専門メーカーの実績

R&D～サービス一貫体制


Software（Science）、
Hardware（物理・光学設計、
製造）の両面から価値を提供

～31/6期

グローバル展開による更なる拡大を目指す

- 研究開発向け分析機器のラインナップ強化
- 半導体量産ライン向けXPS検査装置の工程拡大
- 分析機器・検査装置で受注**300億円**規模の事業化

分析検査ビジネス受注推移



分析機器と検査装置の要求仕様の違い

	分析機器	検査装置
TAKT TIME	不問	必須
測定対象（材料・構成）	未知	既知
測定方法	破壊	非破壊



両社アセットの組み合わせにより半導体量産ライン向けXPS検査装置の実現を目指す



事業間シナジー

半導体量産ライン向けXPS検査装置

27/6期リリース

31/6期までに分析機器・検査装置で受注300億円規模の事業化を目指す

R&D（分析機器）から量産（検査装置）まで、シームレスなデータ・情報の提供
生産装置と検査装置とのソリューションの提供

ULVAC